Pipeline Burst Cache: различия между версиями

Материал из Encyclopedia Electronica
Новая страница: « <p><span>Категория: компьютеры</span><span style="color: indigo;">конвейерный пакетный режим кеша</span><br/><span style="color: darkslategray;"> Используется в DRAM: требуемое содержимое памяти загружается в небольшую по размерам (первая стадия конвейера), но с гораздо меньшим временем...»
 
м Замена текста — «]]</span>» на «]]»
 
(не показана 1 промежуточная версия этого же участника)
Строка 1: Строка 1:
 
<span>[[Категория: компьютеры]]<span style="color: indigo;">конвейерный пакетный режим кеша</span><br/><span style="color: darkslategray;"> Используется в [[DRAM]]: требуемое содержимое памяти загружается в небольшую по размерам (первая стадия конвейера), но с гораздо меньшим временем доступа кеш-память ([[Cache]]) [[SRAM]] и затем немедленно производится выборка следующей порции содержимого памяти (вторая стадия конвейера). Обычно эта техника обработки памяти совмещается с др. методом, называемым пакетным режимом передачи данных ([[Burst Mode]]).</span><br/><i>Смотри также</i> [[Pipeline Mode]]<br/><br/>— [[Участник:Игорь Мостицкий|Игорь Мостицкий]] ([[Обсуждение участника:Игорь Мостицкий|обсуждение]]) 15:07, 9 января 2026 (MSK)
<p><span>[[Категория: компьютеры]]</span><span style="color: indigo;">конвейерный пакетный режим кеша</span><br/><span style="color: darkslategray;"> Используется в [[DRAM]]: требуемое содержимое памяти загружается в небольшую по размерам (первая стадия конвейера), но с гораздо меньшим временем доступа кеш-память ([[Cache]]) [[SRAM]] и затем немедленно производится выборка следующей порции содержимого памяти (вторая стадия конвейера). Обычно эта техника обработки памяти совмещается с др. методом, называемым пакетным режимом передачи данных ([[Burst Mode]]).</span><br/><i>Смотри также</i> [[Pipeline Mode]]<br/><br/>— [[Участник:Игорь Мостицкий|Игорь Мостицкий]] ([[Обсуждение участника:Игорь Мостицкий|обсуждение]]) 15:07, 9 января 2026 (MSK)

Текущая версия от 15:06, 24 января 2026

конвейерный пакетный режим кеша
 Используется в DRAM: требуемое содержимое памяти загружается в небольшую по размерам (первая стадия конвейера), но с гораздо меньшим временем доступа кеш-память (Cache) SRAM и затем немедленно производится выборка следующей порции содержимого памяти (вторая стадия конвейера). Обычно эта техника обработки памяти совмещается с др. методом, называемым пакетным режимом передачи данных (Burst Mode).
Смотри также Pipeline Mode

Игорь Мостицкий (обсуждение) 15:07, 9 января 2026 (MSK)