Pipelining

[ˈpaɪpˌlaɪnɪŋ]
конвейерная обработка
 1. Метод, используемый в архитектуре (Architecture) современных процессоров (CPU). Состоит в том, что каждая следующая инструкция процессора начинает выполняться ещё до того, как было завершено выполнение предыдущей, то есть на конвейере могут находиться сразу несколько инструкций — каждая в своей стадии обработки. Конвейер подразделяется на несколько сегментов, каждый из которых способен обрабатывать находящуюся в нём инструкцию параллельно с прочими сегментами. Прежде конвейерная обработка была особенностью только высокопроизводительных процессоров с сокращённым набором инструкций (RISC). В настоящее время этот метод используется практически во всех архитектурах (Architecture), включая и архитектуру процессоров, используемых в ПК (PC). например, конвейерная обработка в Pentium с технологией MMX позволяет этому процессору одновременно обрабатывать по четыре инструкции.
 2. Аналогичный метод используется в DRAM: требуемое содержимое памяти загружается в небольшую по размерам (I стадия конвейера), но с гораздо меньшим временем доступа cache-память SRAM и затем немедленно производится выборка следующей порции содержимого памяти (II стадия конвейера). Обычно эта техника обработки памяти совмещается с др. методом, называемым пакетным режимом (burst mode) передачи данных, состоящим в том, что данные передаются сгруппированными в пакеты, которые также содержат и краткую информацию о том, какого типа данные передаются и куда они должны в конечном итоге прибыть. Все вместе это называется конвейерным пакетным режимом кеша (Pipeline Burst Cache).
Смотри также Pipeline Mode

— Игорь Мостицкий (обсуждение) 15:07, 9 января 2026 (MSK)